EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

58001884

PUBLICATION DATE

07-01-83

APPLICATION DATE

29-06-81

APPLICATION NUMBER

56099758

APPLICANT: FUJITSU LTD;

INVENTOR:

FUJITA KOICHI;


INT.CL.

G11C 11/34 G11C 8/00

TITLE

POWER SUPPLYING SYSTEM OF

STATIC RAM



ABSTRACT :

PURPOSE: To reduce the overall power consumption, by setting the level of voltage which is supplied to a memory cell connected to a non-selected line lower than that of the voltage which is supplied to a memory cell connected to a selected line.

CONSTITUTION: The (n) units of memory cells COO~CO, n-1 are connected to a word line. In this case, the voltage VDD' to be supplied to the memory cell is controlled by the voltage VG that varies with the same phase as the potential of the word line. In other words, two different levels of supply voltage are obtained: VDD'=VDD in the case of VG≥VDD+V_{th} (VDD: power supply voltage; V_{th}: threshold voltage of transistor Q₉) and VDD'=VG-V_{th} in the case of VG<VDD+ V_{th} respectively. Accordingly the high voltage VDD is supplied to the cells COO_~ CO, _{n-1} in the selection mode of the word line. While in the non-selection mode of the word line, the low voltage VG-V_{th} is supplied to those cells. As a result, the power consumption of the memory cell is reduced to decrease the overall consumption of electric power for a static RAM.

COPYRIGHT: (C)1983,JPO&Japio

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭58—1884

60Int. Cl.3 G 11 C 11/34 8/00 識別記号

庁内整理番号 6549-5B 6549-5B

⑬公開 昭和58年(1983)1月7日

発明の数・1 審查請求 有

(全 6 頁)

例スタティックRAMの電源供給方式

@特

願 昭56-99758

藤田鋼-

②出

昭56(1981)6月29日

⑫発 明

川崎市中原区上小田中1015番地 富士通株式会社内

彻出 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青木朗

マトリクス状に配列された複数のメモリセ ルを具備するMOBスタティックRAMにおいて、 非選択線に接続されたメモリセルの供給電源電圧 を選択額に接続されたメモリセルの供給電源電圧 より低くしたことを特徴とするメタティックRAM の電像供給方式。

2. 非選択額かよび選択額が、それぞれ、非遇 択ワード蘇かよび選択ワード銀である特許請求の 範囲第1項に記載のスタティックRAMの電源供 始方式。

非選択無かよび選択機が、それぞれ、非選 択ピット憩かよび選択ピット銀である特許請求の 範囲第1項に記載のスタティックRAMの電像供

3. 発明の静穏な説明

本発明はスクティックランダムアクセスメモリ

本明細書では、スタティックRAMとする)に 関し、特に、メモリセルへの電源供給方式に関す

・飲化、スチティックR AMにおいては、マト , リクス状化多数のメモリセルが配列されてかり、 通常、各メモリセルは双安定フリップフロップ回 略によって構成されている。従って、各メモリセ ルの記憶状態すなわちフリップフロップ状態を保 持するために、各メモリセルに所定の電源電圧が 印加されている。要素、とのようなメモリセルの 電影電圧は常に一定であり、との拍果、スタティ ァクRAMの消費電力が大きいという問題点があ

本苑明の目的は、メモリセルの供給電圧を選択 申⇒よび非選択時に応じて切替える、たとえば、 非選択状態のメモリセルの供給電圧をとのメモリ セルの記憶内容が反転 しない程度まで引下げると いり構想にもとづき、スタティックRAMの消費 電力等に、メモリセルの情費電力を低値させ、前 述の従来形にかける問題点を解決するととにある。

特開昭58-1884 (2)

以下、関節により本発明を説明する。朝 I 関(A)、 毎2図(A) かよび 第3図(A) は一般的 なM O S スメテ ィックRAMのメモリセルを示す回路器である。 いずれのメモリセルも、4つ乃至6つのトランジ スタからなり、すなわち、交差結合したドライバ トランジスタ Qie Qn トランスファトランジスタ Qi. Qiaよび2つの負荷からなる。この負荷は、 第1図Wの場合、ゲート・ドレイン短結のエンハ ンスメント形トランジスタ Qs. Qgであり、また、 第2回Wの場合、ゲート・ドレイン坦筋のデブル ション形トランジスタQi, Q.、さらに、#3図W の場合、抵抗 Ri、 Ri である。 このような負荷と トランジスタQi,Qiとは双安定のフリップフロッ プ国路を構成しており、とのフリップフェップ状 御才なわち記憶状態を保持するために、フリップ ファップ函略化は接地電圧 (Vas)と電源電圧 (Vas) とが印加されている。

上述の2つの電源間電圧すなわち V_{pp} とフリップフェップ回路に成れる総負荷電流 I_{pp} との関係を第1回(B)。第2回(B) タよび第3回(B)に示す。

第1四仏のメモリセルの場合を示す第1回(8)に かいては、電線電圧 Vps は、 Vps > st Vtk を満足 しなければない。ただし、V.、はトランジスタQ. ~Qaの共通スレッシュホールド電圧を示す。なか、 ととでは説明を単純化するため、トランジスタの パッタグートパイアス効果によるVibの変化は特 に考慮せず、 Via は一定と考える(以下同じ)。 また、第2回川のメモリセルの場合を示す第2回 因にかいては、 $V_{no}>V_{th}$ 、を満足しなければな らない。ただし、Via はトランジスタQi~Qiの共 遠スレッシュホールド電圧を示す。さらに、 第3 園(4)のメモリセルの場合を示す無3図图において も、Voo >Voo. を換足しなければならない。いナ れの場合でも、電源電圧Vooが増加すれば、電流 Ine も増加する。従来、とのような電源電圧Vnn を一定に且つあるハイレベルたとえばV。 に設定 していたために、電鉄 I_{op} ($=I_{H}$) は大きく、従 って、消費電視が大きかった。なか、第1図(A)。 毎2箇Wタよび前3箇Wにおいて、W Dはケード 親、 B L 、 B L はピット撤を示す。

据(図~銀7図は本発明化係るスクティック RAMの電源供給方式の製1、銀2、銀3なよび 駅4の実施何を示すプロック回路図である。銀4 図~集7図にかいては、1ワード線(図示せず) に接続されたn個のメモリセル Coa、Coi、……、 Coa、1 を示してある。いずれの場合にあっても、 メモリセルの供給電圧 $V_{nn'}$ はワード線電位と同位相で変化する電圧 V_n によって制御される。

すなわち、毎6国にかいては、

 $V_{o} \ge V_{DB} + V_{th}$ (V_{th} : トランジスタ Q_{s} のスレッシュホールド電圧) の場合

 $V_{\rm pp}'=V_{\rm pp}\ (=V_{\rm p})$

V_a < V_{b D} + V_{th} の場合、

 $V_{DD}' = V_0 - V_{th} \quad (= V_L)$

の3種類の供給電圧が得られる。使って、ワード 舗の選択時には、高い電圧 V_{np} がメモリモル C_{no} 、 C_{n1} ,……, C_{n-1} に供給され、他方、ワード値 の非選択時には、低い電圧 V_{n-1} V_{n+1} がメモリモル C_{n+1} , C_{n+1} , C_{n+1} に供給される。

■ 5 図にかいては、電圧V。 と碁章電圧Vaとの 比較によって2つの供給電圧が得られる。ナなわ ち、

V₄ ≥ V₂ の場合、

 $V_{pp'} = V_0 - V_{1h}$ または V_{pp} のどちらか低い方 $(=V_0)$

V_e < V_s の場合、

特開昭58-1884 (3)

 $V_{\text{DB}'} = V_{\text{x}} - V_{\text{th}} \ (= V_{\text{L}})$

第8図は第4図の詳細な回路図であって、特に、 電圧 V。 がワード級電位と同位相で発生させるための回路例を示したものである。第8図において は、簡単にするために、2行、2列のメモリセル

次に、第8回の国路動作を説明する。たとえば、ワード線WL。か非過れ状態にある場合を想定する。 この場合、デコーダ1の出力電圧Vvoはハイであり、使ってワード線電位Vvoはコーレベルとなり、各メーモリセルCoo、Coo のトランスファトランジスタ G. Q.は閉底状態に保持される。他方、切替回路3-0にかいては、トランジスタQii は導過状態

であり、従って、ノード N_i 仕無地電位に保持される。 との前果、キャパショCはトランジスタ $Q_{i,i}$ を介して充電され、ノード N_i の電位すなわち電圧 V_o は V_{pp} - $V_{i,k}$ となる。使って、との場合、メモリセル $C_{0:0}$ 、 $C_{0:i}$ への供給電圧 $V_{ppó}$ は V_{pp} - $2V_{i,k}$ というローレベルになる。

次に、ワード線WL。が選択されると、勿警囚 第3-0にかいて、ブートストラップ効果が発生 する。すなわち、電圧 Vvo'がハイレベルからロー レベルに変化してトランジスタ Qii がカットオフ すると、ノード Niがトランジスタ Qii を介して充 電されるに従い、ノード Niの電位すなわち電圧 Veは押上げられて電圧 Voo より高くなる。との結 果、供給電圧 Voo'は Voo というハイレベルとなる。 すなわち、ワード線電位 Vvo に応じて、2つの供 給電圧 Voo - 2 Vib , Voo がメモリセル Coo , Coi に対して切替えられたととになる。ワード装電位 Voi についても関係である。

また、メモリセルの食荷に使用されているMDS トランジスタの電影特性は、この場合には、単純・ K表わせば、 $I_D=K\left(V_D-2\ V_{Lb}\right)^2$ の関係にあるとみてよい。従って、たとえば、 $V_{DB}=5\ V$, $V_{Lb}=1\ V$ であれば、上述のように、供給電圧 $V_R\left(=V_{DD}\right)$ を供給電圧 $V_L\left(=V_{DB}-2\ V_{Lb}\right)$ とした場合には、非選択時の電視 I_L と選択時の電視 I_L と選択時の電視 I_L と選択時の電視 I_L との電視比 I_L / I_R は、

$$\frac{I_L}{I_n} = \frac{\left(\begin{array}{c} V_L - 2\,V_{t\,h} \end{array}\right)^2}{\left(\begin{array}{c} V_R - 2\,V_{t\,h} \end{array}\right)^2} = \frac{\left(\begin{array}{c} V_{DD} - 4\,V_{t\,h} \end{array}\right)^2}{\left(\begin{array}{c} V_{DD} - 2\,V_{t\,h} \end{array}\right)^2} = \frac{\left(\begin{array}{c} 5 - 4 \end{array}\right)^2}{\left(\begin{array}{c} 5 - 2 \end{array}\right)^2} = \frac{1}{9}$$

であり、つまり、非選択ワード様に要視されたメ モリセルにかいて前妻電力が約1/10となる。

なか、上述の実施例にかいては、メモリモルの 供給電源電圧をワード値の選択、非選択に応じて 切替えているが、メモリモルの供給電源電圧をピ ット節句の選択、非選択に応じて切替えるととも できる。

以上説明したように本ி明によれば、非選択時 のメモリセルの供給電源電圧を小にして、メモリ セルの前費電力を低値させているので、スタティ ックRAM全体の前費電力を低減させることがで き、前述の従来形における問題点の解決に役立つ ものである。

4. 陸面の簡単な説明

第1回仏、第2回仏か上び第3回仏は一般的なMOSスタティッタRAMのメモリセルを示す回路図、第1回仏、第2回仏かよび第3回仏のメモリセルの
図の、第2回仏がよび第3回仏のメモリセルの
Vpp - Ipp 由級図、第4回〜第7回は本発明に係るスタテックRAMの電源供給方式の第1.第2. 第3か上び第4の実施例を示すブロック回路図、
第8因は第4回の幹額な回路図である。

1:デコーダ

2 - 0 . 2 - 1 : ドライベ


3 - 0 3 - 1:供給電源切替回路

4:読出し/書込み回路

Coo. Cos...... Cong-1. Cio. Cii :メモリセルの

等許出版人 富士 强 株 宏 ム 5


等許出順代越人




(B)

Ìι








2Vth VL




特開昭58-1884 (5)











第 6 図



第 7 図



. —473—

特開輯58-1884 (6)

